基于FPGA的数字下变频设计+文献综述(7)
为了避免发生频谱混叠，需要用逼近与理想特性的数字低通滤波器在抽取前对原始信号 进行滤波，滤波的特性为
(2.38)
该滤波器使 的最高频率变为 。然后，对滤波器输出以整数D倍做抽取得到 。整个完整的抽取过程如图2.7所示。
图2.7 完整抽取过程框图
图2.8给出了图2.6中的原始信号 经完整抽取后的频谱图（D=3）。
图2.8 完整的D=3倍抽取
2.3.2 整数倍内插
内插是抽取的相反过程。内插因子为I的整数倍内插是指在原有离散信号 的每对采样值间内插I-1个新的采样值形成新的采样信号 的过程。
设原有的离散信号 的采样周期为 ，则经过I倍内插后信号 的采样周期为 ，满足
(2.39)
这时新的采样频率 为：
(2.40)
从式（2.40）可得，整数I倍内插使得 采样率提高I倍。根据内插值的不同，内插可以分为：（a）零内插：内插值为0。（b）阶跃内插：内插值为前一采样值。（c）线性内插：内插值为与其相邻近的采样值的平均[1]。实际应用中，常采用零内插，即
(2.41)
设 的离散时间傅里叶变换(DTFT)为 ，则内插后信号 的DTFT为
(2.42)
根据式（2.42）可知，内插后信号的频谱 为原始信号频谱 经I倍压缩后得到的。内插前后的频谱图如图2.9所示。