基于SOC技术的等精度频率计设计+源码+流程图(12)
5.5.2 选择器设计
选择器的作用是将输入的信号选择一路输出，本设计使用的选择器有三个输入口，分别是200MHz信号，分频器输出的信号和通过I/O口输入的未知信号，通过2个switch开关选择输出。当switch为00时，选择通过I/O口输入的未知信号，当switch为01时，选择锁相环倍频得到的200MHz信号，当switch为10或11时，选择分频器输出地信号。 此选择器的VHDL程序如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY XZ2 IS
PORT (CLK : IN STD_LOGIC;
SX : IN STD_LOGIC;
FPCLK : IN STD_LOGIC;
A : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
OUTCLK: OUT STD_LOGIC);
END XZ2;
ARCHITECTURE RT1 OF XZ2 IS
SIGNAL COUNT:INTEGER:=0;
SIGNAL N:INTEGER;
BEGIN
PROCESS(A)
BEGIN
IF A="00" THEN
OUTCLK<=SX;
ELSIF A="01" THEN
OUTCLK<=CLK;
ELSE
OUTCLK<=FPCLK;
END IF;
END PROCESS;
END ARCHITECTURE;
通过编译后，生成的选择器模块文件如图5-7所示。
图5-7 选择器模块
将以上模块与之前设计的系统对应端口相连，系统连接图如图5-8所示。
图5-8 扩展后的系统总图
给新加入的模块配置引脚并编译成功后，可下载到开发板中，就可以进行测试了。
6 总结
经过努力，本人基本完成了基于FPGA频率测量仪的初步设计，所完成的工作主要包括以下几个方面：
（1）准备阶段
在准备阶段我主要做了如下工作：查阅相关资料，了解了频率测量计的发展过程及发展趋势，明白了频率测量计的工作原理、常用方法，分析了传统频率测量方法与等精度测量方法的优劣性。对目前流行的基于FPGA的嵌入式系统设计方法进行了研究与实践。
基于NIOS II的嵌入式系统设计方法以C语言和高层次设计工具为依托，以可自定义配置系统硬件为特色，为设计者提供了一个全新的设计方法与设计思路。
（2）整体系统设计
基于SOC计数的等精度频率计的设计，能够充分地利用FPGA内部硬件资源，在FPGA芯片的内部构建出NIOS II的CPU，采用VHDL来编写设计所需的底层模块，C语言来编写整个系统的上层应用程序，在很大程度的降低了外围测量电路的复杂性，使电路系统的结构更加简洁，从而来提高频率计工作的可靠性。本设计使用的是Altera公司生产的DE2开发板芯片为EP2C35F672C6，在开发板上进行了软硬件调试，功能全部正常，测试量程为1Hz~200MHz。
（3）本系统的特色
实验结果表明，此设计不仅具有设计功耗低、体积小、性能优越等特点，而目具有设计方式灵活、可裁剪、可扩充、可升级等优势，因此具有很好的应有前景和科研价值