基于SOC技术的等精度频率计设计+源码+流程图(2)
在电子系统设计领域，可编程逻辑器件的应用十分广泛，为数字电子系统的设计带来极大的方便。片上系统(SoC)的出现更是在很大程度上提高了电子芯片设计的灵活性和实用性，极大的促进了EDA行业的发展。如今，人们更多的将整个系统纳入到一片芯片中，与一般传统的测量系统相比，现在的系统具有体积小、成本低和可靠性高等优点，而且能够根据用户的需求对其方便的进行相应的修改，生成出满足不同客户需求的产品。传统测量频率的方法主要有直接测量法、间接测频等，这些方法只适用于测量一段频率，当被测信号的频率发生变化时，测量的精度就会下降。因此，本文提出一种利用一片FPGA芯片来实现等精度测量频率的方法，在整个频率测量过程中都能达到相同的测量精度，而与被测信号的频率变化无关。系统利用FPGA的高速数据处理能力，实现对被测信号的测量计数；利用Nios II嵌入式软核处理器实现对频率的计算及显示。
NiosⅡ嵌入式处理器是Altera公司于2004年6月推出的第2代用于可编程逻辑器件的可配置的软核处理器，性能超过200DMIPS。基于哈佛结构的RISC通用嵌入式处理器软核，NiosⅡ处理器系统的外设配置具有很大的灵活性，设计者可以根据自己的系统需求来添加必要的外设，NiosⅡ能与用户逻辑相结合，编程至Altera的FPGA中，降低了用户的系统总体成本。无论是外围设备、存储器的接口、性能的特性，还是成本，这些优势的体现都借助于在Altera的FPGA上创建一个定制的片上系统，或者更精确地说，可以创建一个可编程单芯片系统。
1.绪 论
1.1 课题的背景
现代数字系统的设计离不开各种先进的仪器，在现代电子测量中，频率测量是基本的测量手段之一。工程中很多测量，如用振弦式方法测量力、时间测量、速度测量、速度控制等，都涉及到频率测量，或可归结为频率测量。常用的直接测量频率的方法对被测信号的计数都会产生±1个数字误差；基于传统测频原理的频率计的测量精度将随着被测信号频率的下降而降低，在实用中有很大的局限性，而等精度频率计不但有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化；结合现场可编程门阵列FPGA ，具有集成度高、高速和高可靠性的特点。
数字化是电子设计的必由之路。EDA技术作为电子设计的核心，在电子设计中占有重要的位置。它是随着集成电路和计算机技术的飞速发展应运而生的一种高效，快速，有效的电子设计自动化工具。在EDA工具Quartus Ⅱ平台上，对以硬件描述语言为系统逻辑描述手段完成的设计文件，自动地完成逻辑化简，逻辑分割，逻辑综合，结构综合，以及逻辑优化和仿真测试等功能，直至实现既定性能的电子设计系统功能。设计者只要利用软件完成对硬件电路的描述，在能EDA工具的帮助下和应用相应的PLD器件，就可以得到最后的设计结果。
NOIS Ⅱ是Altera公司针对其FPGA设计的嵌入式软核处理器。它只占芯片内部很少的一部分逻辑单元和存储资源。NOIS Ⅱ嵌入式处理器是一种面向用户的，可以灵活定制的通用RISC嵌入式CPU。它是一款具有广阔应用前景的处理器，融入了许多新的设计方法和理念。
1.2 课题选择的意义
基于SOC技术的等精度频率计有运算速度快，系统稳定，测试范围广等优点。其中主要用到EDA技术。伴随着集成电路的发展，EDA技术逐渐成为重要的设计手段。本设计应用FPGA进行技术，以NOIS Ⅱ嵌入式处理器进行控制实现频率计的设计工程。基于传统测频原理的频率计的测量精度将随着被测信号频率的变化而变化，传统的测频法其测量精度将随被测信号频率的变化而变化。为能适应实际工作中的需要，本文提出一种基于NiosⅡ和FPGA的等精度频率计的设计，以Nios II作为测量控制的核心，利用FPGA实现门控信号和被测信号的同步测量和记录。基于SOC技术而设计的等精度频率计不但具有集成化高、小巧轻便、便于携带等优点，而且具还有较高的测量精度，在整个被测信号的频率区间能保持恒定的测试精度。