1700VSiCDMOS器件的优化仿真设计(4)
电子迁移率
（cm2/V•s） 1350 8500 1000 400 1140
电子饱和漂移速度（107cm/s） 1 2 2 2.5 2.5
熔点（k） 1690 1510 >2100 >2100 >2100
由表2-1和击穿电压正比Eg的关系[12]可以得出，SiC材料的禁带宽度Eg远大于传统的Si和GaAs半导体材料，因此SiC器件抗雪崩击穿能力远大于Si器件。4H-SiC的临界击穿电场比Si的击穿电场高15倍，因而耐压比Si器件高出一个数量级。在相同击穿电压的情况下，SiC器件的漂移区更薄，导通电阻更低。4H-SiC材料的电子饱和漂移速度为2.5×107cm/s，比Si的电子饱和漂移速度高出一倍多。因此在相同条件下，4H-SiC器件的频率特性更好，更适用于开关电路的使用[13]。4H-SiC最高工作温度约为600℃，是Si的2~3倍，同时4H-SiC的热导率为4.9 W/k•cm，比Si高出3倍多，具有良好的散热能力。如果应用在航空航天、军事装备以及核工业等极端恶劣的环境下，SiC器件的特性要远优于Si器件[14]。
2.2. 功率DMOS器件
2.2.1. DMOS器件结构介绍
DMOS未加说明一般指的是VDMOS（Vertical Double-diffusion MOSFET，垂直导电功率MOS晶体管）。DMOS发展经历了三个阶段，根据其栅极结构的特点，分别是V型槽MOS (VMOS) [15]，U型槽MOS (UMOS)[16]以及垂直导电双扩散MOS结构即VDMOS[17]。分别如图2.1、图2.2和图2.3所示。
图2.1 VMOS剖向结构图2.2 UMOS剖向结构
图2.3 VDMOS剖向结构
不同于早期的MOS场效应晶体管是平面水平沟道结构，DMOS具有沟道短、高电阻漏极漂移区和垂直导电结构等特点，从而大大提高了器件的耐压能力。
VMOS结构存在如下问题：（1）V形槽底部为尖峰，电场较大，使击穿电压受损；（2）电流集中在V形槽顶尖，限制了器件的额定电流；（3）很难精确控制腐蚀形成V形槽；（4）V形槽易于受离子沾污造成阈电压不稳定，成品率及可靠性下降；（5）源与栅的金属化需要为叉指形，不能最有效地利用表面面积等缺点。
为了避免V形槽的尖端电场，通过适当的控制腐蚀速度和时间，可以获得深度合适的平底U形槽。然而U形槽的腐蚀在工艺上难度更大，并同V形槽一样，UMOS结构中栅氧化层暴露在外，易受污染。为从根本上解决上述问题，既不需要腐蚀槽又不暴露栅氧化层的VDMOS结构应运而生，采用两次扩散形成的P-base区和N+源，利用两者的结深之差在器件表面处形成沟道。如图2.3所示，源极和漏极分别做在芯片的两侧，形成垂直导电通道，多个元胞并联还可以实现大功率。VDMOS的源区、P-base区和外延层组成了一个寄生的NPN双极晶体管，为了防止寄生晶体管导通产生“二次击穿”使器件失效，在器件结构上设计了P+区使P-base区与N+源区短接。VDMOS结构几乎克服了VMOS、UMOS的所有缺点。过去曾以为是缺点的导通电阻目前实验室已经可以做到毫欧姆量级，800V～1000V的器件也已进入了产品化阶段，其电流达到200A，平均失效率已达到0.001 %～0.005%的水平。
2.2.2. VDMOS结构特点
（1）高输入阻抗和低驱动功率
VDMOS的输入阻抗是纯电容性的，高达109～1011Ω，不需要直流电控制，只需要输入电容的充放电电流。一般来说，驱动电流在100nA量级，可控制几安～几十安的电流输出，直流电流增益达108～109，几乎不消耗功率。其栅极可直接与CMOS、TTL集成电路和其他高阻器件连接，中间不需任何推动级，使驱动电路的设计大大简化。由于输入阻抗高，也提高了它们的抗干扰能力。
下一篇：Ka波段波导耦合器的设计与仿真