1700VSiCDMOS器件的优化仿真设计(5)
（2）开关速度快
VDMOS的开关速度比双极型晶体管快得多，开关时间一般为1～10ns量级，而且开关损耗、电源效率都比双极晶体管的好。
（3）温度特性好
作为多子导电器件，VDMOS的沟道电阻、漂移区电阻具有良好的热稳定性。
传输静特性：在大电流区域，温度系数为负，所以不会发生电流的集中现象，安全工作区变宽，很难引起由于过热而发生的击穿。开关时间：开关时间的温度特性与双极晶体管相比几乎不受温度的影响，使电路的设计变得容易。导通电阻：由于导通电阻随温度上升而增大，所以在散热设计和电路设计中必须考虑这一点。
（4）具有高度线性化的跨导gm
VDMOS管具有0.5～2μm长的短沟道，当栅源电压VGS超过一定数值后，gm即为恒值，与VGS无关，呈现高度的线性，给器件的线性应用带来极大的好处。
2.2.3. 带CSL结构的VDMOS电学参数
VDMOS的击穿电压主要靠N-漂移区承担，漂移区越厚，器件能承受的电压越大，但同时也会增加器件的导通电阻。击穿电压和导通电阻是VDMOS器件一对不可调和的矛盾。由表2-1知，SiC材料电子迁移率相对Si较小，存在导通电阻大的问题。如图2.3所示的传统VDMOS结构，从二文模拟仿真分析来看，导通时电子从JFET区呈梯形状分散到N-漂移区，电子的不均匀分布和电流横截面的不均匀都会对导通电阻造成较大的影响。为了减小导通电阻，本论文主要研究带电流扩展层（CSL，Current Spreading Layer）结构的DMOS器件，即在普通VDMOS结构的P-base区域下方增加一层薄的N+层使电流分布更加均匀，有助于减小电流在漂移区顶端的聚集，使电流横截面积增大从而减小漂移区电阻。图2.4为带CSL的VDMOS器件的剖面结构。
图2.4 带CSL的VDMOS器件剖面结构
（1）阈值电压
阈值电压Vth是指使半导体表面反型，形成导电沟道时栅极所需的电压。阈值电压由三个因素构成：
（a）栅上需要加平带电压VFB以保证半导体表面能带是平的。
栅与P型半导体之间存在接触电势差ΦMS，即使栅压为零，此接触电势差已使得栅表面的静电位比P型半导体低ΦMS，即半导体表面层已有正电荷，栅上已有负电荷。为了消除这些电荷，栅上应加正电压ΦMS。半导体在与氧化层接触的界面上常存在着面电荷，此面电荷的密度用QSS表示，为了使这些电荷产生的电力线都终止在栅的表面，则栅上应有负的面电荷，相应的面密度应当为-QSS。这对正、负电荷在氧化层上的电压为QSS/Cox。因此，平带电压为：
VFB=ΦMS-QSS/Cox (2-1)
若氧化层中还包含其他电荷，则其作用可以用半导体表面有一个等效电荷来反映，平带电压VFB中的QSS应包含这种等效电荷。
（b）栅上应该加上2ΦFB的电压，使半导体能带有2qΦFB的弯曲以保证半导体表面反型，其中qΦFB是体内费米能级到禁带中央的距离。
（c）能带弯曲2qΦFB对应表面反型层到体内有一过渡的耗尽层，就像N+P结一样，此耗尽层有电荷面密度-Q= -2（qNAεSΦFB）1/2，NA为P型衬底的杂质浓度。因此，氧化层上还需要加一个电压Q/Cox。
综上，阈值电压
Vth=VFB+2ΦFB+[2（qNAεSΦFB）1/2]/Cox (2-2)
由于P型区表面杂质浓度不均匀，为了保证表面反型层沟道处处形成，上式中NA应取最大值NAmax，同理，ΦFB也应取NAmax来计算，即
下一篇：Ka波段波导耦合器的设计与仿真