基于FPGA的高斯白噪声发生器设计与实现仿真+源码(2)
1. 高斯白噪声的产生原理概述
高斯白噪声是一个平稳随机过程，它的功率谱密度的幅度是一个非零常数，且其概率分布服从高斯分布，均值为零[1]。近年来，随着高斯白噪声在模拟信道中的应用越来越广泛，对于它的产生算法研究也层出不穷。在此本设计使用一种相对简单的方法，不仅可以产生理想的高斯白噪声，而且还可以得到一些其他的波形，还可以控制一些参数。高斯白噪声发生器原理图如图1所示。
图1 高斯白噪声发生器原理图
首先，在现场可编程门阵列（Field Programmable Gate Array，FPGA）平台上，各个部件使用一个共同的时钟频率（以后称之为高斯白噪声的发生速度，即f）生成高速m序列伪随机码，在FPGA中，m序列伪随机码能够转换成高斯白噪声是通过存储器来实现的，存储器地址和均匀分布的序列相对应，所要产生的高斯白噪声就是相对应的存储器的内容，并对该序列进行m有限冲击响应（Finite Impulse Response，FIR）数字滤波处理，得到带限的高斯白噪声序列，同时在FPGA中实现直接数字综合（Direct Digital Synthesizer，DDS）算法来产生正弦数字序列，将这两个序列合成；其次，将以上合成得到的数字序列通过高速数模转换器（Digital Analog Converter，DAC）转换为模拟噪声信号；最后，通过LC低通滤波器和放大器就转换为模拟带限高斯白噪声信号，得到了所需的噪声信号[2]。
高斯白噪声发生方法中涉及了伪随机码发生算法、数字滤波算法和正弦波发生算法。本文详细论述这几种算法，及其在FPGA上的实现方法，并分析了各种算法在频域上的频谱特性。
2. 高斯白噪声的产生算法及核心模块分析
2.1 均匀分布随机数的产生
2.1.1 m序列发生器的生成原理
伪随机噪声的一些统计特性类似于随机噪声，并且它可以重复产生和处理，所以在工程中获得了广泛的应用。m序列常被称为最大的线性反馈移存序列，其实就是一种伪随机序列，它由线性反馈移位寄存器产生，周期是最长的一种伪随机序列。如果设计中选用线性反馈移位寄存器的级数为n级，那么m序列的周期就为( )。对m序列来说，把n级线性反馈移位寄存器的状态看成无符号整数来处理，则状态取值范围为1～( )，并且移位寄存器的每种状态在m序列的一个周期内都能得到且仅出现一次，但线性反馈移位寄存器的初始状态应设定为非0值，这点是需要注意的，只要给定初始状态为非0状态，m序列的周期都不变[3]。移位寄存器的状态值是一系列随机数，它们服从均匀分布，在制作m序列发生器时，可通过查找本原多项式(系数为1表示对应位有反馈线连接，为0表示对应位无反馈线连接）来查看线性反馈移位寄存器的反馈线连接情况。所以本原多项式的项数直接决定了线性反馈移位寄存器反馈线的数目以及模2加法器的数目。设计时可选取项数少的本原多项式，从而降低硬件资源的消耗。为了使伪随机序列有足够长的周期，符合设计需要，本设计采用的本原多项式为 ，即用一个18级线性反馈移位寄存器就可以产生周期为( )的m序列。m序列原理图如图2所示。此原理是由硬件实现的，但在实际设计中往往采用软件实现，通过QuartusⅡ软件运用VHDL硬件描述语言直接得到本论文所需要的m序列伪随机码，使设计更为简单可行。
2.1.2 降低相关性模块的原理
高斯白噪声信号每个样值点都是一个高斯变量，它是一个随机的过程，其双边功率谱密度为常数 /2，单边功率谱密度为 ，即：
，-∞＜f＜+∞ (1)