基于FPGA的高斯白噪声发生器设计与实现仿真+源码(7)
表1 控制开关的逻辑功能
3位开关（由低到高） 输出结果
1 x x 无输出
0 0 0 正弦波
0 0 1 方波
1 0 0 噪声信号
0 1 1 锯齿波
0 1 0 三角波
6. 结论与展望
本设计的核心思想就是利用m序列发生器产生均匀分布的伪随机序列，然后利用滤波、放大，数模转换等对其进行高斯化变换，得到了性能比较好的高斯白噪声信号。系统设计使用硬件描述语言VHDL实现，全数字化处理，可移植性强。另外，该高斯白噪声产生器的设计充分运用了FPGA内部丰富的布线资源，将噪声产生的过程集中在一个芯片上，从而就节约了电路板面积。FPGA器件本身所内嵌有很多模块，比如RAM模块、特殊功能模块，使本设计得到了进一步的优化，其性能有了很大的提高。同时，由于FPGA可以进行在线调试，这样一来就使调试和设计的周期大大缩短了，节约了宝贵的时间。系统设计采用了VHDL硬件描述语言编写，灵活性和通用性比较强，便于进行系统升级。同时该设计操作简单，容易控制，因此可以作为一个整体嵌入到其它工程领域中去，因而移植效果很好。
为了能够得到更为理想的高斯白噪声，在今后的高斯白噪声发生器的研究中还需要在很多方面做出改进，以使得该噪声发生器的参数更可控，精度更高，频带调节范围更广，另外，今后在设计时也会进一步考虑产生一些概率较小的高斯随机数，即概率密度分布函数尾部的那一部分，以使得所产生的高斯随机数更加接近于理想的高斯分布，从而满足许多领域仿真的要求。