基于FPGA的高斯白噪声发生器设计与实现仿真+源码(4)
参考频率源又称为参考时钟源，是用来同步DDS的各组成部分的，它是一个比较稳定的晶体振荡器。相位累加器类似于一个计数器，它是由加法器和寄存器组成的，每当参考时钟脉冲输入时，它的输出就会增加一个步长的相位增量值，这样相位累加器就把频率控制字K的数字变换成相位抽样，从而确定输出合成频率的大小[5]。相位增量的大小是随着外指令频率控制字的变化而变化的，一旦给定相位增量，也就是确定了其输出频率。当用这样的数据寻址时，通过正弦查表就可以把相位累加器中的抽样数字值转换成近似的正弦波幅度的数字量函数。以上的操作都可在FPGA芯片内部来完成，不需要添加额外的附件。
2.4 数模转换器模块
数/模转换器A采用了ADI公司的AD9744。在本设计中，FPGA产生级数为20级的m序列，其速率是200MSPS，由于AD9744是14位数模转换器，也就是每次只能对14个伪随机码进行分析和处理，因此，本文采用“有限截取源序列”的处理方法，即每次从20个m序列伪随机码流中，按照一定方式截取14个进行操作。具体做法就是：某一个m序列伪随机码，第1次时先对m序列伪随机码流第1位到第14位进行数模转换，第2次时取第2位到第15位进行数模转换，第3次时取第3位到16位，依此规律，直到第7次，取第7位到第20位进行数模转换，那么此时，就可以取遍全部的20位m序列伪随机码流，然后，再通过反馈移位寄存器进行反馈移位操作，对于下一个m序列状态我们就采用相同的方式取码转换。通过查找资料了解到AD9744的参考电平V最大输入值为1.25V，最小输入值为0.1V。
2.5 放大器模块
在设计中，放大器选用了TI公司的THS3001芯片。THS3001是带宽为420MHz且具有较好的带内平坦度的超高速运算放大器，带宽为5MHz时开路输出阻抗为10 ，经实验验证，设计时应在THS3001输出端串联一个34.8 的电阻，就可以实现与输出端50 的阻抗匹配，进而产生高斯白噪声。此外，根据数据手册，由于数/模转换器A（AD9744）的输出电压最大值为+1.25V，最小值为-1V，因此如果要实现输出电压最大峰峰值为6V的指标，放大器的放大倍数至少应为5。
2.6 低通滤波器模块
数/模转换器A输出的信号带宽是200MHz，要想得到10MHz的高斯白噪声信号，设计时就要使用低通滤波器。低通滤波器种类很多本设计采用Agilent公司的ADS软件对滤波器进行仿真操作，取截止频率为20MHz，衰减为20dB，就可以形成一个5阶的Gaussian滤波器，并结合实验调试修改，最终确定低通滤波器结构如图4所示，参数值如下：L1=L3=820nH，L2=1uH，C1=C4=270pF，C2=C3=470pF。
图4 低通滤波器结构
3. 高斯白噪声的性能分析
3.1 高斯白噪声的谱分析
从随机信号相关理论可知，N点随机序列的自相关函数 的数学表达式为
(6)
再对 进行DFT变换就可得到自相关函数的功率谱函数 的数学表达式为 。MATLAB可以仿真很多通信系统，通过改变某些参数来观察通信系统的性能[6]。本设计利用MATLAB仿真软件得到了高斯白噪声的自相关函数和功率谱密度的图像分别如图5、图6所示。
图5 高斯随机序列自相关函数
图6 高斯随机序列功率谱密度
由仿真图可以明显地看出高斯随机序列的自相关函数的分布情况，在n=0时值为1，在n取其他数值时都近似为0，功率谱密度函数在分布上大致是均匀的。从图中就可以看出通过一定的变换产生的高斯随机数是相互独立的，而且是白色的。